飞行目标速度测量雷达信号采集与实时处理系统的设计与实现
ARM论文 FPGA论文 测速雷达论文
论文详情
目前,目标速度的测量越来越受关注,特别是飞行目标速度的测量不仅有利于我国军事方面的技术积累,而且对我国的军事战略安全也有着显著意义。雷达信号采集与实时处理系统也是当前雷达技术中研究最为活跃,进展最为迅速的一部分。紧随信息化,智能化,网络化的快速发展,嵌入式系统技术也日益迅速发展。基于ARM的嵌入式系统具有结构清晰、通用性好和可扩展性强的高性能,可为各种应用提供一套完整的软硬件解决方案。与此同时,FPGA既继承了ASIC的大规模、高集成度、高可靠性的优点,又克服了普通ASIC设计周期长、投资大、灵活性差的缺陷,逐步成为复杂数字电路设计的理想首选。本课题针对目前雷达信号采集与实时处理系统中普遍存在的功耗高、价格昂贵、体积大以及测量精度不高等问题,提出了一种采用ARM和FPGA技术相结合的解决方案。该系统以Intel公司的PXA270处理器为硬件平台的核心,扩展了存储器模块、基于FPGA技术的数字信号处理模块、UART通信模块、以太网传输模块等功能模块。同时本课题使用嵌入式Linux操作系统作为系统软件平台,重点研究并完成相关底层驱动程序的设计。在课题中重点研究并解决了如下关键技术:基于PXA270处理器的系统硬件平台设计;FPGA内部功能模块的设计;嵌入式Linux操作系统在PXA270处理器上的移植;FPGA作为ARM外部设备时的驱动程序设计;基于多线程的ARM应用程序的设计;基于最小二乘法的外推拟合初速的程序设计;系统测试结果的误差分析。经过对各模块和系统的反复调试和改进,最终完成了一个在功能和性能上都达到技术条件的雷达信号采集与实时处理系统。
摘要 | 第3-4页 |
ABSTRACT | 第4页 |
目录 | 第5-8页 |
1 绪论 | 第8-11页 |
1.1 ARM与FPGA概述 | 第8-9页 |
1.2 课题研究的目的和意义 | 第9页 |
1.3 课题主要完成的工作 | 第9-10页 |
1.4 论文结构 | 第10-11页 |
2 系统构建 | 第11-17页 |
2.1 多普勒雷达工作原理 | 第11-12页 |
2.1.1 多普勒雷达结构 | 第11页 |
2.1.2 多普勒雷达测速原理 | 第11-12页 |
2.2 系统主要指标 | 第12页 |
2.3 系统的硬件结构 | 第12-15页 |
2.3.1 系统的硬件总体架构 | 第12-13页 |
2.3.2 嵌入式微处理器的选择 | 第13-14页 |
2.3.3 FPGA的芯片选择 | 第14-15页 |
2.4 系统的软件结构 | 第15-17页 |
2.4.1 嵌入式操作系统的选择 | 第15-16页 |
2.4.2 系统软件总体架构 | 第16-17页 |
3 系统硬件电路的设计与实现 | 第17-30页 |
3.1 系统硬件平台简介 | 第17页 |
3.2 电源模块电路 | 第17-19页 |
3.2.1 ARM处理器的电源设计 | 第17-18页 |
3.2.2 FPGA的电源设计 | 第18-19页 |
3.3 数据采集模块 | 第19-21页 |
3.3.1 信号调理电路 | 第19-20页 |
3.3.2 模数转换电路(ADC) | 第20-21页 |
3.4 ARM处理器及其外围电路 | 第21-25页 |
3.4.1 PXA270核心总线 | 第21-22页 |
3.4.2 PXA270处理器与FPGA的接口设计 | 第22-23页 |
3.4.3 复位电路 | 第23页 |
3.4.4 SDRAM接口电路 | 第23-24页 |
3.4.5 FLASH接口电路 | 第24-25页 |
3.4.6 USB接口电路 | 第25页 |
3.5 FPGA外围电路 | 第25-27页 |
3.5.1 FPGA的时钟电路 | 第26页 |
3.5.2 JTAG调试接口电路 | 第26页 |
3.5.3 FPGA配置芯片电路 | 第26-27页 |
3.6 通信接口模块 | 第27-29页 |
3.6.1 以太网接口电路 | 第27-28页 |
3.6.2 串口接口电路 | 第28-29页 |
3.7 本章小结 | 第29-30页 |
4 数字信号处理的FPGA实现 | 第30-43页 |
4.1 FPGA功能模块架构的设计 | 第30页 |
4.2 时钟模块 | 第30-31页 |
4.3 AD控制模块 | 第31-33页 |
4.4 乒乓FIFO模块 | 第33-35页 |
4.4.1 FIFO简介 | 第33-34页 |
4.4.2 乒乓FIFO模块的FPGA实现 | 第34-35页 |
4.5 FFT模块设计 | 第35-38页 |
4.5.1 FFT算法简介 | 第35-36页 |
4.5.2 FFT模块的FPGA实现 | 第36-38页 |
4.6 FPGA与ARM接口模块 | 第38-40页 |
4.6.1 总线控制模块 | 第38页 |
4.6.2 地址译码模块 | 第38-39页 |
4.6.3 片内缓存模块 | 第39-40页 |
4.7 FPGA设计结果分析 | 第40-42页 |
4.8 本章小结 | 第42-43页 |
5 基于LINUX的系统软件设计与实现 | 第43-58页 |
5.1 嵌入式系统的开发环境建立 | 第43-44页 |
5.2 嵌入式LINUX的移植 | 第44-47页 |
5.2.1 Boot Loader的移植 | 第44-45页 |
5.2.2 Linux内核的移植 | 第45-47页 |
5.2.3 文件系统JFFS2的制作 | 第47页 |
5.3 FPGA设备驱动程序的设计 | 第47-53页 |
5.3.1 驱动功能与程序结构 | 第48-50页 |
5.3.2 中断处理的实现 | 第50-52页 |
5.3.3 内存管理与DMA编程 | 第52-53页 |
5.4 应用程序设计 | 第53-57页 |
5.4.1 多线程的任务划分 | 第53-54页 |
5.4.2 串口通信程序设计 | 第54-55页 |
5.4.3 网络通信程序设计 | 第55-56页 |
5.4.4 拟合外推初速程序设计 | 第56-57页 |
5.5 本章小结 | 第57-58页 |
6 系统测试与误差分析 | 第58-64页 |
6.1 系统测试 | 第58-60页 |
6.1.1 系统硬件平台 | 第58页 |
6.1.2 软件调试流程 | 第58-59页 |
6.1.3 测试结果 | 第59-60页 |
6.2 误差分析 | 第60-63页 |
6.2.1 系统误差 | 第60-62页 |
6.2.2 随机误差 | 第62-63页 |
6.3 本章小结 | 第63-64页 |
7 总结与展望 | 第64-65页 |
致谢 | 第65-66页 |
参考文献 | 第66-67页 |
论文购买
论文编号
ABS610621,这篇论文共67页
会员购买按0.30元/页下载,共需支付
20.1。
不是会员,
注册会员!
会员更优惠
充值送钱!
直接购买按0.5元/页下载,共需要支付
33.5。
只需这篇论文,无需注册!
直接网上支付,方便快捷!
相关论文