随着智慧地球、感知中国等的提出,终端设备智能化的需求越来越强烈,需使用更多的集成电路芯片来满足智能化的需求。然而迫于市场竞争和成本压力,终端设备制造商尽可能的采取一系列措施来降低产品的生产成本终端设备制造商被迫采取一系列的措施来降低产品的成本：如节省PCB板级空间,减少系统设计空间,从而增加产品的竞争力。但终端产品又必须通过强制性产品认证等,这使得终端设备制造商对产品中所使用芯片的电磁兼容等性能方面提出了更高的要求。芯片的电磁兼容研究及测试成为了国内外研究的热点。在实际的测试应用测试中,某芯片已经通过的三种静电放电模型的测试和闩锁效应的测试,然而在终端产品制造厂商的系统级静电放电测试过程中,却表现出不理想的抗干扰性能。这说明,芯片所通过的芯片级静电放电测试和闩锁效应测试,仍然无法完全模拟终端产品制造厂商的系统级静电放电测试环境。芯片生产者需要一种更好的静电放电测试方法来模拟系统级的测试环境。本文从干扰源、耦合路径和敏感设备三方面分析了现有的芯片级静电放电测试、闩锁效应测试及系统级静电放电测试,归纳和总结芯片级测试相对于系统级测试存在的不足。参考了现有的芯片上电的电磁兼容测试,提出并且设计和实现了一种新的芯片级静电放电的测试方法。通过在某芯片上的实际测试,验证了这种新的芯片级静电放电测试方法的可靠性和重复性,并且针对芯片表现出与传统的芯片级静电放电测试中不同性能的现象,从芯片静电放电保护电路的角度分析与比较,指出了静电放电保护电路可能存在的缺陷,为静电放电测试和保护电路的设计提供了参考。
